| 利用千兆位级串行 I/O 进行设计培训 |
培.训.特.点 |
| 实战授课，面向企业实际需求，项目实战。 |
| 培训讲师 |
华为，中科院，上海贝尔，中兴，Xilinx,Intel英特尔,T，NI，Cadence公司,Synopsys，IBM，Altera，synopsys，微软，飞思卡尔，等大型公司高级工程师，项目经理，技术支持专家，资深工程师。
，相关技术专业，有丰富的理论素养，十多年实际项目经历，开发过多个大型项目，热情，乐于技术分享。
更多师资力量信息请参见曙海师.资.团.队，请点击这儿查看。 |
| 培训报名与课程定制 |
如果您想学习本课程，请点击这儿联系报名老师。
如果您没找到合适的课程或有特殊培训需求，请点击这儿订制培训。 |
| 班.级.规.模.及.环.境--热.线:4008699035 手.机:15921673576( 微.信.同.号) |
|
实战授课，培训后免费技术支持。 |
|
开课时间和上课地点 |
上课地点：【石家庄分部】：河北科技大学/瑞景大厦 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院【广州分部】：广粮大厦 【西安分部】：协同大厦 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路）【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【北京分部】：北京中山学院/福鑫大楼 【成都分部】：领馆区1号（中和大道）
最近开课时间(周末班/连续班/晚班）： 利用千兆位级串行 I/O 进行设计培训开班时间：即将开课，详情请咨询客服！ |
|
实.验.设.备和授课方式 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
得到大家的认同，受到用人单位的广泛赞誉。
★实.验.设.备请点击这儿查看★ |
|
最.新.优.惠 |
|
☆在读学生，可优惠。 |
|
质.量.保.障 |
|
1、免费重修；
2、课程结束后,授课老师留联系方式,保障培训效果,免费技术支持。
3、推荐机会。 |
|
课程大纲 |
| |
|
课程对象
FPGA 设计者和逻辑设计者
课程概要
1
- 7 系列 FPGA 概述
- 收发器简介
- 收发器时钟控制和复位
- 8B/10B 编码器和解码器
- 实验1：8b/10b 运行不一致与旁路
- 逗点和解串器对齐
- 实验2：逗点和数据对齐
2
- RX 弹性缓冲器和时钟校正
- 实验3：时钟校正
- 通道绑定
- 实验4：通道绑定
- 收发器向导概述
- 实验 5:?收发器内核生成
- 仿真和实现一个收发器设计
- 实验 6:?收发器仿真和实现
- 物理媒体副件（Physical Media Attachment）
3
- 64B/66B 编码和变速箱
- 实验7：?64B/66B 编码
- 收发器板设计的考虑事项
- 收发器测试与调试
- 实验 8：使用 Xilinx 开发板进行系统实验或 IBERT 实验
- 收发器应用实例
|
首页 课程表 在线聊 报名 讲师 品牌 QQ聊 活动 就业