班.级.规.模.及.环.境--热.线:4008699035 手.机:15921673576( 微.信.同.号) |
每个班级的人数限3到5人,互动授课, 保障效果,小班授课。 |
上间和地点 |
上部份地点:【上海】同济大学(沪西)/新城金郡商务楼(11号线白银路站)【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院【北京分部】:北京中山学院/福鑫大楼【南京分部】:金港大厦(和燕路)【武汉分部】:佳源大厦(高新二路)【成都分部】:领馆区1号(中和大道)【沈阳分部】:沈阳理工大学/六宅臻品【郑州分部】:郑州大学/锦华大厦【石家庄分部】:河北科技大学/瑞景大厦 最近开间(周末班/连续班/晚班):2019年1月26日 |
实.验.设.备 |
◆小班教学,教学效果好 ☆注重质量☆边讲边练 ☆合格学员免费推荐工作 ★实.验.设.备请点击这儿查看★ |
质.量.保.障 |
1、免费重修; 2、课程结束后,授课老师留联系方式,保障培训效果,免费技术支持。 3、推荐机会。☆合格学员免费颁发相关工程师等资格证书,提升职业资质。专注高端技术培训15年,曙海学员的能力得到大家的认同,受到用人单位的广泛赞誉,曙海的证书受到广泛认可。 |
部份程大纲 |
|
- 培训对象:
课程适合于使用FPGA器件进行科研和产品开发的具有中等以上水平的工程技术人员,也适合于相关专业领域具有相当水平的教师和研究生
培训大纲
1:深入理解数字系统
2:深入理解FPGA系统
3:Xilinx 7系列FPGA资源分析
4:ISE下的“层次化、模块化”设计方法学
5:FPGA时序约束与分析
6:FPGA高速I/O接口设计
7:UltraScale系列FPGA资源分析
8:UltraFast设计方法学
9:Vivado下的设计约束、设计分析和时序收敛
|