 课。程。目。标 |
|
C6000 DSP硬件培训课程主要培养学生对DSP体系结构的理解，掌握基于C6000的DSP芯片及高速板级高速电路硬件开发技术，能够开发自己的DSP系统。 |
| 培.养.对.象 |
|
DSP系统的硬件开发工程师，电子类专业的大学生和研究生。 |
| 入.学.要.求 |
|
学员学习本课程应具备下列基础知识：
◆了解数字信号处理原理；
◆有硬件电路设计基础；
◆有汇编语言和C语言基础。 |
|
师.资.团.队 |
【徐老师】
多年DSP开发经验，精通嵌入式Linux应用开发、系统移植与驱动开发，开发过基于达芬奇DSP6446的高清视频会议系统、基于DM642的智能视频监控系统、基于DM642的IP远程、监视器的同步监控系统，在基于DSP的DM642和6446芯片的视频/图像处理、视频的压缩算法等方面富有经验。
【赵老师】
精通TI公司的DM642芯片、达芬奇系列芯片的图像/视频处理，主持实施过大型人脸识别，指纹识别的项目，实战经验丰富，长期从事教学与科研工作，主要研究方向包括网络通信、视频/图像处理、数据库等。具有16年以上的硬件设计经验，尤其是近十多年来一直从事高速DSP系统硬、软件和FPGA开发经验数字电路设计工作，具有非常丰富的高速PCB设计经验。精通TI公司的C6000、ADI公司的TigerSHarc-201等系列高速DSP，成功开发了多个高速DSP和FPGA结合及DSP和ARM相结合的高难度项目，尤其擅长多处理器系统的开发，精通多种图像/视频处理和相关的编码解码算法。
★更多师资力量请见曙海师.资.团.队。 |
| 费用和课时 |
◆课时：5天，64个学时
◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠 。注意：在读学生凭学生证，即使一个人也优惠500元。
◆上课地点：华东师范大学／银城大厦
|
| 上.课.时.间.和.地.点 |
上课地点：【石家庄分部】：河北科技大学/瑞景大厦 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院【广州分部】：广粮大厦 【西安分部】：协同大厦 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路）【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【北京分部】：北京中山学院/福鑫大楼 【成都分部】：领馆区1号（中和大道）
最近开课时间(周末班/连续班/晚班）：即将开课，详情请咨询客服！ |
| 班.级.规.模.及.环.境--热.线:4008699035 手.机:15921673576( 微.信.同.号) |
|
实战授课，培训后免费技术支持。人手一机，全程实践。 |
| 质.量.保.障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在下期培训班中重听；
2、课程结束后,授课老师留联系方式,保障培训效果,免费技术支持。
3、推荐机会。 |
| 课程进度安排 |
| 课程大纲 |
课程内容 |
| 第一阶段 |
| 第1部分 DSP最小系统设计 |
1.1 最小系统组成
1.2 程序 ROM
1.3 电源
1.4 时钟
1.5 复位电路
1.6 JTAG |
| 第2部分 C6000的体系结构 |
2.1 C 6000
CPU 的结构
2.2 C 6000 基本指令系统
2.3 C 6000 存储器映射
2.4 C 6000 外设概述 |
| 第3部分 C6000的外设 |
3.1 EDMA
3.2 中断系统
3.1 EMIF
3.2 McBSP
3.3 bootloader |
| 实验课： 用硬件设计软件Allegro cadence软件画C6000系统最小系统原理图 |
1 ） 熟系 Allegro cadence
软件原理图工具
2 ） 理解 C6000 最小系统组成原理
3 ） 学习画原理图 |
| 第二阶段 |
| 第4部分 高速电路设计理论基础 |
4.1 高速电路简介
4.2 传输线理论
4.3 反射及端接技术
4.4 串扰及其改善
4.5 地弹及其改善 |
| 第5部分 电路板设计流程 |
5.1 电路板设计流程的演变
5.2 用 Allegro cadence 软件设计电路板的流程
5.3 信号仿真 |
| 实验课：用Allegro cadence软件画C6000最小系统的PCB |
1 ） 熟系 Allegro cadence
软件 PCB 工具
2 ） 学习画 PCB
3 ）学习仿真
4 ） 学习仿真 |
首页 课程表 报名 在线聊 讲师 品牌 QQ聊 活动 就业